(19)日本国特許 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-226887

(43)公開日 平成7年(1995)8月22日

(51) Int.CL.8

識別記号 庁内整理番号 FΙ

技術表示偏所

H04N 5/44

Z

審査請求 未請求 請求項の数8 OL (全 10 頁)


(21)出願番号	特顧平 6-17999	(71)出願人	000005108
			株式会社日立製作所
(22)出廣日	平成6年(1994)2月15日		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	野田 正樹
			神奈川県横浜市戸塚区吉田町292番地 株
			式会社日立製作所映像メディア研究所内
		(72)発明者	山本 昭夫
			神奈川県横浜市戸塚区吉田町292番地 株
			式会社日立製作所映像メディア研究所内
		(72)発明者	安達 職
			神奈川県横浜市戸塚区吉田町292番地 株
			式会社日立製作所映像メディア研究所内

(54) 【発明の名称】 ディジタル放送受信機

(57)【要約】

【目的】 チューナと準直交同期検波回路とから成るフ ロントエンドを含むディジタル放送受信機において、準 直交同期検波回路を構成する基準発振器の安定化が簡単 に行えるようにし、かつフロントエンドをそれに続くデ ィジタル回路からのノイズによるディジタル妨害に対し て強くする。

【構成】 チューナ部のそれだけでなく、準直交同期検 波回路の基準発振器となる電圧制御発振器25°に対し ても、これを安定化する第二のPLL34を設け、チュ ーナ部と準同期検波回路から成るフロントエンドを1つ の筐体内に納めてシールドすることにより、それに続く ディジタル回路からのノイズによるディジタル妨害を防 ⟨~.



(74)代理人 弁理士 並木 昭夫

【特許請求の範囲】

【請求項1】 所望のチャンネルを選局するためのチュ ーナ部と、該チューナ部により選局された所望のチャン ネルの信号を検波するための準直交同期検波部と、から 成るフロントエンドを含むディジタル放送受信機におい て、

前記チューナ部が少なくとも局部発振器と周波数変換器 から成り、前記準直交同期検波部が少なくとも基準発振 器と90度移相器と2つの乗算器から成り、前記チュー ナ部を構成する局部発振器が、第1のフェーズ・ロック 10 ド・ループ (PLL) によってその発振周波数を直接制 御されて安定化する方式の局部発振器である場合に、 前記準直交同期検波部を構成する基準発振器も第2のフ ェーズ・ロックド・ループ (PLL) によってその発振 周波数を直接制御されて安定化する方式の基準発振器と

【請求項2】 請求項1に記載のディジタル放送受信機 において、前記基準発振器の発振周波数を制御して安定 化する前記第2のフェーズ・ロックド・ループ (PL L) に対する発振周波数制御のための初期設定動作を、 前記局部発振器の発振周波数を制御して安定化する前記 第1のフェーズ・ロックド・ループ (PLL) に対する 発振周波数制御のための初期設定動作に先立って行うよ うに、制御データを与えることを特徴とするディジタル 放送受信機。

したことを特徴とするディジタル放送受信機。

【讃求項3】 讃求項1又は2に記載のディジタル放送 受信機において、局部発振器の発振周波数を制御して安 定化する前記第1のフェーズ・ロックド・ループ (PL L) に対する制御と、基準発振器の発振周波数を制御し て安定化する前記第2のフェーズ・ロックド・ループ (PLL)に対する制御と、は共通の制御線路を用い、 アドレス指定によりどちらか一方を指定することにより 制御するようにしたことを特徴とするディジタル放送受 信機。

【請求項4】 請求項1、2又は3に記載のディジタル 放送受信機において、前記チューナ部と準直交同期検波 部とから成る前記フロントエンドが1つの筐体内に納め られたことを特徴とするディジタル放送受信機。

【請求項5】 請求項1,2又は3に記載のディジタル 号出力部およびQ信号出力部にそれぞれA/Dコンバー タを接続された準直交同期検波部から成り、かかる準直 交同期検波部と前記チューナ部とから成るフロントエン ドが1つの筐体内に納められたことを特徴とするディジ タル放送受信機。

【讃求項6】 請求項5に記載のディジタル放送受信機 において、前記準直交同期検波部の I 信号出力部とA/ Dコンバータとの間に I 信号出力の振幅を制御する手段 を、Q信号出力部とA/Dコンバータとの間にQ信号出 力の振幅を制御する手段を、それぞれ接続したこと特徴 50 よって局部発振周波数を直接制御する方式である)、3

とするディジタル放送受信機。

【請求項7】 請求項5又は6に記載のディジタル放送 受信機において、前記ディジタル出力のフロントエンド のほか、該フロントエンドの出力側につながるディジタ ル復調手段と、ビダビ復号手段と、デマルチプレクス手 段と、誤り訂正手段と、少なくとも映像デコード手段、 あるいは音声デコード手段、あるいはデータのデコード 手段を具備したことを特徴とするディジタル放送受信

2

【請求項8】 請求項1,2,3,4,5,6又は7に 記載のディジタル放送受信機において、少なくとも前記 準直交同期検波部が I C化された検波部から成ることを 特徴とするディジタル放送受信機。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、複数の映像情報、音声 情報及びデータなどが圧縮多重化されディジタル変調さ れてなされるディジタルテレビジョン放送用の受信機と してのディジタル放送受信機に関する。

[0002]

【従来の技術】地上放送、衛星放送、通信衛星など限ら れたチャンネル数の有効利用を図るため、従来のアナロ グテレビジョン放送の1チャンネルで1番組サービスで あるのに対し、高能率のディジタル画像圧縮技術とディ ジタル変調技術を用いることにより、アナログ伝送帯域 の1チャンネルで複数の番組サービスの提供を行なう多 チャンネル化ディジタルテレビジョン放送が計画されて

【0003】この多チャンネル化ディジタルテレビジョ 30 ンを受信するディジタル放送受信機において、受信信号 から希望チャンネルを選局し周波数変換するチューナ部 の基本構成は、アナログ放送受信機のチューナ部と同じ である。また、従来のディジタル受信機のディジタル復 調部の構成としては、テレビジョン学会技術報告の論文 「ディジタル衛星放送用QPSK復調器の検討」小松進 ほか、シーイー'92-48、頁19~24、1992 年8月、の開示例がある。

【0004】チューナ部の従来の構成例を図11に示 す。同図において、1は高周波信号遮断コイル、2はハ 放送受信機において、前記準直交同期検波部がその1信 40 イパスフィルタ(HPF)、3はRF増幅回路、4は可 変同調バンドパスフィルタ(可変同調BPF)、5はミ クサIC、6はRF・AGC増幅回路、7はミクサ回 路、8は発振器バッファ増幅回路、9はIF・AGC増 幅回路、13は局部発振器、16は1Fバンドパスフィ ルタ (IF·BPF、例えばSAWフィルタ)、17は IF増幅回路、である。

> 【0005】そのほか、27はAGC電圧、30は電圧 加算手段、31はフェーズロックループ(PLL)によ る周波数シンセサイザ(周波数シンセサイザはPLLに

2は前記PLLの比較周波数用水晶振動子、100は入 力端子、102は屋外ユニット(図示せず)用電源端 子、104は同調用電源端子、106は周波数シンセサ イザ31のシリアルデータの読みだし/書き込み用端 子、107は周波数シンセサイザ31のクロック信号入 力端子、200は1F出力端子である。

【0006】入力端子100に入力された屋外ユニット からのRF信号は、HPF2と可変同調BPF4によっ て不要信号を除去された後、ミクサIC5によって希望 チャネルをIF信号に周波数変換され、IF・BPF1 10 とにより得ている。 6によって帯域制限され I F出力端子200より出力さ ns.

【0007】 I F信号周波数は、通信分野では70MH 2、140MHzが一般的に使用される。PLLによる 周波数シンセサイザ31は、一般的に良く知られた分周 器やプログラマブルカウンタやPLLなどを内蔵し、局 部発振器13の分周出力と水晶振動子32による比較周 波数が比較され、PLLにより局部発振器13の発振周 波数と可変同調BPF4の通過帯域を制御する。

【0008】局部発振器13と可変同調BPF4は、同 20 調用電源端子104に印加される固定電圧と周波数シン セサイザ31の出力電圧が電圧加算手段30によって加 算された制御電圧によって、選局と周波数安定のための 制御が行われる。周波数シンセサイザ31の選局と周波 数安定に必要な制御情報は、外部の制御マイクロコンピ ュータ(図示せず)からのクロック信号(クロック信号 端子107) に同期したシリアルデータ (シリアルデー タ端子106)によって行われる。周波数シンセサイザ 31は固有のアドレスを有し、外部の図示せざる制御マ イクロコンピュータがこのアドレスを選択することによ 30 り上記制御が許可される。

【0009】次にディジタル復調部の従来の開示例の概 略図を図12に示す。同図において、20は90度移相 器、21Aと21Bは乗算器、22Aと22Bは増幅 器、23はAGC用のレベル検波器、24はAGC用の オペレイショナル (OP) 増幅回路、25は基準発振 器、26はAGC用の基準電圧、27はAGC電圧、2 8Aと28Bはローパスフィルタ(LPF)、37Aと 37BはA/Dコンバータ、50はディジタル復調手 段、51はI信号復調出力、52はQ信号復調出力であ 40 る.

【0010】 IF入力端子210に入力されたチューナ 部からの I F信号と、基準発振器25と90度移相器2 0によって得られた0度と90度の準基準信号が、それ ぞれ乗算器21Aと21Bで乗算されて、準直交同期検 波が行われる。基準発振器25は1F信号のキャリア周 波数に等しい固定発振器である。準直交同期検波出力 は、それぞれ増幅器22Aと22Bで増幅され、LPF 28Aと28Bを介して、A/Dコンバータ37Aと3 7 Bに入力され、ディジタル信号に変換される。

4

【0011】ディジタル信号に変換された準直交同期検 波出力は、ディジタル復調手段50によってキャリア再 生、ナイキスト帯域のフィルタリングなどが行われ I 信 号復調出力とQ信号復調出力を得る。なお、ナイキスト 帯域のフィルタリングはLPF28Aと28Bで行われ ることもある。ディジタル復調手段50の動作は、本発 明に係らない部分のため略する。AGC電圧27は、I F入力信号を入力したレベル検波器23の検波出力と、 基準電圧26との誤差をOP増幅回路24で増幅するこ

[0012]

【発明が解決しようとする課題】上記従来技術において は、IF信号のキャリア周波数は70MHzあるいは1 4 OMH Zが使用され、I F信号のキャリア周波数に等 しい基準発振器25には、周波数安定性と低い位相雑音 が要求されことから、従来、水晶発振器が使用されてい

【0013】しかし、多チャンネル化ディジタルテレビ ジョンの衛星放送にもちいるディジタル受信機において は、IF信号のキャリア周波数に402.78MHzや 479.5MHzが使用され、周波数が従来の3倍から 6倍と高いため水晶発振器による直接発振は困難でオー バートーンを用いても高価である。また、準直交同期検 波回路がディジタル復調手段の一部として扱われている ため、チューナ部から準同期検波部までの距離が長くな ることによるIF帯域特性の歪や、準同期検波回路がア ナログ動作であるのに対して、ディジタル復調手段がデ ィジタル動作であることによるディジタル妨害など、に 対する回路構成上の不整合がある。

【0014】本発明の目的は、IF信号のキャリア周波 数に従来の3倍から6倍と高い周波数を使用する場合に おいて、簡単で安定に構成した基準発振器を有する準直 交同期検波回路を備え、また、アナログ動作とディジタ ル動作の回路構成上の不整合性を小さくした(つまりデ ィジタル回路側のパルス性のノイズがアナログ回路側に 及ばないようにした)、多チャンネル化ディジタルテレ ビジョンの衛星放送受信機として好適なディジタル放送 受信機を提供することにある。

[0015]

【課題を解決するための手段】上記目的は、チューナ部 を構成する局部発振器を安定化する第一のPLLがもと もと(従来技術でも周波数シンセサイザとして)存在す るのに対し、ディジタル復調部の準直交同期検波回路を 構成する基準発振器となる電圧制御発振器においても、 これを安定化するための第二のPLL(周波数シンセサ イザ)を設けてその周波数安定化を図ることと、

【0016】チューナ部を構成する局部発振器を安定化 する第一のPLLと、基準発振器を構成する電圧制御発 振器を安定化する第二のPLLと、の制御に際し、それ 50 ぞれ別個に制御手段を設けるのでなく、両者を選択制御

する手段、例えば固有のアドレスをそれぞれに付与し て、アドレスにより選択制御するようにし、その結果こ れらの制御を共通の1組の制御線路で行なうことを可能 にすること、

【0017】また、準直交同期検波回路をIC化し、チ ューナ部と該準直交同期検波回路(ここまではアナログ 回路)、あるいは準直交同期検波回路に接続されるA/ Dコンバータまでを含めてチューナ部と該準直交同期検 波回路とをアナログ回路として、1つの筐体内に納め イズ的に分離し、ディジタル回路を除く前者(チューナ 部と準直交同期検波回路)をフロントエンドとする構成 と、により達成される。

[0018]

【作用】準直交同期検波回路を構成する基準発振器とな る電圧制御発振器は、第二のPLL(周波数シンセサイ ザ)により安定化され、PLLの比較周波数はIFの4 02. 78MHzあるい479. 5MHzに対し約1/ 10~1/100に選べることから簡単に水晶発振器に よる直接発振ができる。

【0019】第二のPLLが、第一のPLLと同様なプ ログラマブルの周波数シンセサイザで構成した場合、こ の準直交同期検波回路の基準発振器は、チューナ部の局 部発振器のようにチャンネル選局の度にPLLのプログ ラマブルカウンタなどの制御を行なう必要はなく、基本 的には電源投入時に第一のPLLの制御(初期設定)の 前に第二のPLLを制御(初期設定)して固定発振状態 にするか、あるいは特別に、例えばディジタル復調手段 50 (図12) のための同期引込みや同期合わせで発振 周波数をスイープあるいは微補正制御する必要が生じた 30 ときのみでよい。

【0020】このため、第一のPLLと第二のPLLに アドレスを付与し、アドレスの選択でそれぞれのPLL の初期設定あるいはプログラマブルカウンタなどによる 発振周波数制御を行なうことにより、制御線路は共通の 1組に削減でき、これらを制御する制御マイコン側の I /Oポートもそれに対応して1組でよい。

【0021】また、チューナ部のIFの周波数が変更、 例えば機種によって402.78MHzから479.5 MHzになった場合や、1つの受信システムの中でフィ 40 ルターの帯域幅関係からチューナのIF周波数が異な る、例えば広帯域な映像受信は400MHz帯、狭帯域 なデータは140MHz帯を使用する場合も準直交同期 検波回路の基準発振器の変更は、制御マイコン側のソフ トウエア変更で簡単に行なえる。

【0022】さらに、準同期検波回路をIC化し小型化 をはかり、チューナ部と同じアナログ動作である準同期 検波回路を1つの筐体内に配置したフロントエンド構成 にすることにより、チューナ部出力と準同期検波回路の 距離が短縮でき I F帯域特性を損なわず信号伝送が行な 50 行われる。

6 え、また、アナログ部とディジタル部をノイズ的に分離 できるためディジタル復調部からのディジタル妨害を受

けにくくなる。

【0023】準同期検波回路の出力はベースバンド周波 数であるためチューナ部の出力の高周波信号に対して伝 送劣化は小さくてすむ。チューナ部と準同期検波回路部 とA/Dコンバータを1つの筐体内に配置したフロント エンド構成にした場合には、そうすることにより、フロ ントエンドの出力はディジタル出力となり、ディジタル (シールドして)、その後に続くディジタル回路とはノ 10 復調部との接続性の向上と周囲からのディジタル妨害に 対して強くなる。

> 【0024】A/Dコンバータをフロントエンド内に配 置することでA/Dコンバータの一部のディジタル動作 に上る。フロントエンド内アナログ回路に対するディジ タル妨害が懸念されるが、それ以降のディジタル復調部 に比較してその発生量小さく問題とならない。

[0025]

【実施例】以下、本発明を図に示す実施例に従って詳細 に説明する。図1及び図2は、破線 (A-A線) の箇所 20 で結合して一体化するとき、本発明の一実施例を示すブ ロック図となる。図1及び図2において、図11及び図 12におけるのと同様な機能ブロックに対しては同一の 符号を記している。

【0026】図1及び図2は、第二のPLL (準直交同 期検波回路を構成する基準発振器となる電圧制御発振器 に対する P L L) に周波数シンセサイザを適用した実施 例である。これらの図において、18は準直交同期検波 IC、19はAGC・IF増福回路、25'は電圧制御 発振器、33は電圧加算手段、34は第二のPLLによ る周波数シンセサイザ、35は第二のPLLの比較周波 数用の水晶振動子、40はフロントエンド、108は電 源電圧端子、109はQ復調信号出力端子、110は I 復調信号復調信号である。

【0027】準直交同期検波IC18は、少なくとも利 得可変 I F増福回路 19と90度位相器 20と乗算器 2 1A、21Bと増幅器22A、22BとAGCレベル検 波器23とOP増幅回路24からなり、準直交同期検波 部の機能を集積している。

【0028】第二のPLLの周波数シンセサイザ34の シリアルデータ端子とクロック端子はそれぞれ、第一の PLLの周波数シンセサイザ34のシリアルデータ端子 とクロック端子に接続され、フロントエンドのシリアル データ端子106とクロック端子107に接続される。 【0029】電圧制御発振器25'は、電圧制御発振器 25'の出力が分岐され第二のPLLの周波数シンセサ イザ34に入力され、同調用電源端子104に印加され る固定電圧と、第二のPLLの周波数シンセサイザ34 の出力電圧が電圧加算手段33によって加算された制御 電圧によって、周波数と周波数の安定化のための制御が

【0030】準直交同期検波 I C 18の出力は、LPF 28A、28Bを介してそれぞれ I 復調信号出力端子1 10と、Q復調信号出力端子109に接続される。ディ ジタル放送受信機の電源がONされると、アドレスデー タにより第二のPLLの周波数シンセサイザ34が選択 され、電圧制御発振器25'の発振周波数があらかじめ 決められた準直交同期検波 I C 18の入力キャリア周波 数と等しくなるよう、第二のPLLの周波数シンセサイ ザ34内のプログラマブルカウンタなどが初期設定さ れ、電圧制御発振器25'の発振周波数の安定化が行わ 10 ns.

【0031】電圧制御発振器25'の発振周波数の安定 化後、チューナ部の第一のPLLの周波数シンセサイザ 31の初期設定が行われ希望チャネルに局部発掘器13 の発振周波数を一致させる。第一のPLLの周波数シン セサイザ31が希望チャンネルを選局後、前記従来例の ディジタル復調手段50に対する同期引込み、同期引込 み後の位相回転の微調整のための補助動作は、第二のP LLの周波数シンセサイザ34内のプログラマブルカウ ンタを制御し、準直交同期検波IC18への基準発振器 20 周波数を変化させることで可能である。

【0032】図3及び図4は、破線(B-B線)の箇所 で結合して一体化するとき、本発明の別の実施例を示す ブロック図となる。図3及び図4において、図1及び図 2におけるのと同様な機能ブロックに対しては同一の符 号を記している。

【0033】図3及び図4において、1Aと1Bはそれ ぞれ高周波信号遮断コイル、2Aと2BはそれぞれHP F、3Aと3BはそれぞれRF増幅回路、14は高周波 信号切り換えスイッチ、15は2帯域 I Fバンドバスフ 30 A/Dコンバータ37Aと37Bでクロック端子116 ィルタ、16Aと16BはそれぞれIFバンドパスフィ ルタ、29はRF増幅回路切り換えスイッチ、101は 第2の入力端子、103は第2の屋外ユニット用の電源 端子である。

【0034】図3及び図4は、図1及び図2の実施例に 対し、2つの屋外ユニットからの入力と、2つの異なる IF帯域幅あるいは2つの異なるIF中心周波数をもつ 受信機に適用した実施例である。2つの屋外ユニットか らの入力というのは、複数の衛星放送が存在する場合 に、それらの二つからの入力という場合もあるし、或い 40 は一方はCATVからの信号で、他方が衛星放送からの 入力という場合もあるし、様々な場合が想定可能であ る、

【0035】第一のPLLの周波数シンセサイザ31は I/Oポート出力を有し、シリアルデータの情報によっ てスイッチをON/OFする機能をもつ。また、2帯域 IFバンドパスフィルタ15 (16Aと16B)は、2 つの異なる IF帯域幅あるいは 2つの異なる IF中心周 波数をもつ。入力端子100と入力端子101には、そ れぞれ一対の高周波信号遮断コイル1Aと1B、HPF 50 すブロック図となる。図9及び図10において、図8及

2Aと2B、RF増幅回路3Aと3Bが配置され、RF 増幅回路切り換えスイッチ29によってRF増幅回路3 Aと3Bの電源をON/OFFすることにより、ミクサ 5に入力される信号を切り換える構成である。

8

【0036】ミクサ5のIF出力は、高周波信号切り換 えスイッチ14によって2帯域IFバンドパスフィルタ 15の通過帯域をIFバンドパスフィルタ16Aと16 Bで切り換える構成である。RF増幅回路切り換えスイ ッチ29と高周波信号切り換えスイッチ14の切り換え は、同図では第一のPLLの周波数シンセサイザ31の シリアルデータに切り換え情報を重畳して、第一のPL Lの周波数シンセサイザ31のI/Oポート出力で行な っている。

【0037】図5及び図6は、破線(C-C線)の箇所 で結合して一体化するとき、本発明の更に別の実施例を 示すブロック図となる。図5及び図6において、図4及 び図3におけるのと同様な機能ブロックに対しては同一 の符号を記している。

【0038】図5及び図6において、36Aと36Bは それぞれ増幅器、37Aと37BはそれぞれA/Dコン バータ、116はA/Dコンバータのクロック端子、1 11はディジタルデータのQ信号復調出力端子群、11 2はディジタルデータの [信号復調出力端子群である。 【0039】本実施例は、図3及び図4の実施例におい て、LPF28Aと28Bの出力にそれぞれ増幅器36 Aと36B、A/Dコンバータ37Aと37Bを配置し た構成である。LPF28Aと28BのIとQの復調出 力信号の振幅を、増幅器36Aと36Bによって、A/ Dコンバータ37Aと37Bの規定入力振幅に合わせ、

に印加されたクロックによってA/D変換を行ない、デ ィジタルデータを I 信号復調出力端子群112と、Q信 号復調出力端子群111から得る構成である。

【0040】図7及び図8は、破線 (D-D線) の箇所 で結合して一体化するとき、本発明のなお更に別の実施 例を示すブロック図となる。図7及び図8において、図 5及び図6におけるのと同様な機能ブロックに対しては 同一の符号を記している。

【0041】図7及び図8において、36Aと36Bは それぞれ利得可変の機能を持つ増幅器、114はベース バンドAGC電圧印加端子である。本実施例はA/Dコ ンバータ37Aと37Bの入力振幅エラーを補正する構 成である。A/Dコンバータ37Aと37Bの入力振幅 エラーは、増幅器36Aと36Bの利得を可変すること で補正する。ベースバンドAGC電圧印加端子114に 印加する電圧は、前記従来例のディジタル復調手段50 より得る。

【0042】図9及び図10は、破線 (E-E線)の箇 所で結合して一体化するとき、本発明の他の実施例を示 び図9におけるのと同様な機能ブロックに対しては同一 の符号を記している。

【0043】図9及び図10において、41はディジタ ル復調手段、42はビタビデコーダ、43はデマルチプ レクサ、44は映像デコーダ、45は音声デコーダ、4 6はデータデコーダ、47は制御マイコン、48はフロ ントエンド40の第一と第二のPLLのシンセサイザの 制御線路、49はベースバンドAGC電圧信号、50は A/Dコンバータのクロック信号、51はQ信号復調デ ィジタルデータ、52は1信号復調ディジタルデータ、 53はディジタル復調手段への制御バスライン、54は ビタビデコーダへの制御バスライン、55はデマルチプ レクサへの制御バスライン、56は制御マイコンのバス ライン、113は映像出力、114は音声出力、115 はデータ出力である。

【0044】本実施例は、図7及び図8に示す実施例に 対し、信号処理系のディジタル復調手段41とビタビデ コーダ42とデマルチプレクサ43と映像デコーダ44 と音声デコーダ45とデータデコーダ46と全体を制御 機の実施例である。

【0045】これまでの実施例はフロントエンドを特徴 部として示す実験例であったが、図9及び図10に示す 本実施例は、フロントエンド40の他に、それに続く復 調手段や制御マイコンなどをも示して受信の全体構成を 示した実施例である。格別の説明は不要であろう。

[0046]

【発明の効果】本発明によれば、準直交同期検波回路の 基準発振器となる電圧制御発振器25'は第二のPLL (周波数シンセサイザ34)により安定化され、PLL 30 の比較周波数はIFの402.78MHzあるい47 9.5MHzに対し約1/10~1/100に選べるこ とから簡単に水晶発振器による直接発振を利用できる効 果がある。

【0047】この準直交同期検波回路の基準発振器35 の制御は、基本的には電源投入時あるいは特別に、例え ばディジタル復調手段41のための同期引込みや同期合 わせで発振周波数をスイーアあるいは微補正制御する必 要が生じたときのみでよい。このため、第一のPLL (周波数シンセサイザ31)と第二のPLL(周波数シ 40 ンセサイザ34) にアドレスを付与し、アドレスの選択 でそれぞれのPLLの初期設定あるいはプログラマブル カウンタなどによる発振周波数制御を行なうことによ り、制御線路は共通の1組に削減でき、これらを制御す る制御マイコン側のI/Oポートもそれに対応して1組 (106, 107)でよい効果がある。初期設定時には 第一のPLLに対するそれよりも、第二のPLLに対す るそれを先行させるのが、チャンネルの復調が出来る準 備が整ってからチャンネルの選局が行われることになる ので、好ましい。

10

【0048】また、チューナ部のIFの周波数が変更、 例えば機種によって402.78MHzから479.5 MHzになった場合や、1つの受信システムの中でフィ ルターの帯域幅関係からチューナのIF周波数が異な る、例えば広帯域な映像受信は400MHz帯、狭帯域 なデータは140MHz帯を使用する場合も準直交同期 検波回路の基準発振器の変更は、制御マイコン側のソフ トウエア変更で簡単に行なえる効果がある。

【0049】また、準同期検波回路をIC化し、チュー 10 ナ部と同じアナログ動作である該準同期検波回路を1つ の筐体内に配置したフロントエンド構成にすることによ り、チューナ部出力と準同期検波回路との間の距離(寸 法)が短縮でき I F帯域特性を損なわず信号伝送が行な え、また、アナログ部とディジタル部を分離できるため (アナログ部をフロントエンドとして1つの筐体内に納 めてシールドし、それに続くディジタル部とは、ノイズ 的に分離する)、ディジタル復調部からのディジタル妨 害をフロントエンド側に受けにくくなる効果がある。

【0050】準同期検波回路の出力はベースバンド周波 する制御マイコン47を設けたディジタル衛星放送受信 20 数であるためチューナ部の出力の高周波信号に対して伝 送劣化は小さくてすむ効果がある。チューナ部と準同期 検波回路部とA/Dコンバータを1つの筐体内に配置し たフロントエンド構成にする場合は、そうすることによ り、フロントエンドの出力はディジタル出力となり、デ ィジタル復調部との接続性の向上と周囲からのディジタ ル妨害に対して強くなる効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例の一半分を示すブロック図で ある。

【図2】本発明の一実施例の残り半分を示すブロック図 である。

【図3】本発明の別の実施例の一半分を示すブロック図 である。

【図4】本発明の別の実施例の残り半分を示すブロック 図である。

【図5】本発明の更に別の実施例の一半分を示すブロッ ク図である。

【図6】本発明の更に別の実施例の残り半分を示すプロ ック図である。

【図7】 本発明のなお更に別の実施例の一半分を示すブ ロック図である。

【図8】本発明のなお更に別の実施例の残り半分を示す ブロック図である。

【図9】本発明の他の実施例の一半分を示すブロック図 である。

【図10】本発明の他の実施例の残り半分を示すブロッ ク図である。

【図11】チューナ部の従来例を示すブロック図であ る.

【図12】ディジタル復調部の従来例を示すブロック図

11

である。

【符号の説明】


2···HPF、3···RF增幅回路、4···可変同調BPF、 5…ミクサIC、6…RF・AGC増幅回路、7…ミク サ回路、8…発振器バッファ増幅回路、9…IF・AG C增幅回路、13···局部発振器、16···IF·BPF、 17…IF增幅回路、18…準直交同期検波回路、19 …AGC·IF增幅回路、25'…電圧制御発振器、3 0,33…電圧加算手段、31,34…PLLによる周 波数シンセサイザ、32,35…PLLの比較周波数用 10 出力端子、113…オフセット調整電圧端子、114… の水晶振動子、40…フロントエンド、100…入力端 子、20…90度移相器、21A, 21B…乗算器、2

12


2A, 22B…増幅器、23…AGC用のレベル検波 器、24…AGC用のオペレイショナル (OP) 増幅回 路、25…基準発振器、26…AGC用の基準電圧、2 7…AGC電圧、28A, 28B…ローパスフィルタ (LPF)、37A, 37B···A/Dコンバータ、50 …ディジタル復調手段、106…シリアルデータ端子、 107…クロック信号端子、108…電源端子、109 …Q信号出力端子、110…I信号出力端子、111… ディジタルQ信号出力端子、112…ディジタルI信号 ベースバンドAGC電圧端子、116…クロック信号端 子2


【図1】


[図2]



【図12】







【図11】

